

1- Uma arquitetura hipotética baseada no modelo single cycle e que suporta, entre outras instruções de operação aritmética diretamente entre registro e a memória externa pode ser classificada como

2- Admita que uma variável de 32 bits se encontra armazenada a partir do endereço de memória 0xCO235A e que a dimensão de cada registro de memória é de 16 bits. A dimensão mínima de espaço de endereçamento para que isto seja possível é de:

✓ a) 2^{24} endereços

b) 2^6 endereços

c) 2^{32} endereços

d) 2^{16} endereços

3- Considerando os dados da questão anterior, a dimensão máxima da memória que é possível acomodar nesta arquitetura é de

a) 2^{24} palavras de 32 bits

b) 2^{16} palavras de 16 bits

✓ c) 2^{25} bytes

d) 2^{32} bytes

4) A arquitetura MIPS é load-store porque

a) Permite ler e escrever na memória externa

✓ b) Apenas permite operações lógicas e aritméticas sobre registros internos da CPU

c) Permite ler para um registro um valor que pode representar um endereço alvo

d) Permite, num mesmo ciclo de relógio, ler e escrever simultaneamente uma instrução e um dado

5) Considere uma arquitetura em que existe uma memória do tipo ROM, onde se encontram armazenados vários programas, e uma memória do tipo RAM, onde se encontram armazenados dados e resultado de processamento. Sabendo que as duas memórias partilham o mesmo espaço de endereçamento, pode afirmar-se

a) Que estamos perante uma arquitetura Von Neuman

6) A instrução do MIPS `addu $t0, $t1, $t2` não permite detetar de forma automática a ocorrência de overflow. Essa deteção pode, no entanto, obter-se verificando

a) Se $(\$t1 \text{ xor } \$t2) < 0$

b) Se o "ou exclusivo" entre os 2 bits + significativo do resultado for 0

c) Se após a execução da instrução, o valor em $\$t0 > (\$t1 - \$t2)$

✓ d) Se $\$t1 > (\$t2 \text{ xor } 0xFFFFFFFF)$

$$\text{or if } \$t_1 + \$t_2 > 2^n - 1$$

$$\$t_1 > \underbrace{2^n - 1 - \$t_2}_{C_1(\$t_2)}$$

7) A quantidade de memória, em bytes, reservada pelo conjunto de diretivas da figura A, e que corresponde ao intervalo (L4 - L1) é

- a) 37
- b) 18
- ✓ c) 25
- d) ~~28~~ 29


```

        .align 4
L1:      .ascii "AC1-2017"
        .align 4
L2:      .word 0xC3004129
L3:      .space 5
L4:
    
```

Figura A

8) Os códigos ASCII dos caracteres 'o' e 'a' são respectivamente 0x30 e 0x64. Num computador baseado numa arquitetura MIPS little endian a string "ac1bd" está armazenada a partir do endereço 0x10010000. Assume que \$30 = 0x1001002. Após execução da instrução lw \$t0, 0xFFFE(\$30) (admita que a constante está em complemento para dois) o valor que ficará no registro \$t0 é

- a) 0x00006132
- b) 0x61633162
- c) 0x31006361
- ✓ d) 0x62316361



lw \$t0, -2(\$30)
10010002

9) Nas instruções de salto condicional ("beq/bne") da arquitetura MIPS, o endereço alvo é especificado através de endereçamento

- a) Indireto por registo com deslocamento
- ✓ b) Relativo ao PC com deslocamento
- c) Imediato
- d) Direto por registo

10) Considere, no caso do MIPS, as instruções da classe "controlo de fluxo de execução". Se pretende que a próxima instrução a ser executada possa estar armazenada em qualquer endereço do espaço de endereçamento múltiplo de 4 deverá utilizar a instrução do tipo:

- ✓ a) jr \$ra
- b) j label
- c) jal label
- d) bgtz \$reg, label

11) No MIPS a instrução de salto incondicional através do registo (jr)

- a) É codificada usando o formato de codificação I
- b) " " " " " " " J
- ✓ c) " " " " " " " R
- d) A instrução em causa não é nativa

12) A instrução "blez, Rsrc, Label" do MIPS

a) É uma instrução virtual que tem de ser decomposta em duas nativas

b) " " " " " " " " em 1

nativas

c) É uma instrução nativas, mas está incorretamente escrita

d) " " " " que utiliza 2 operandos fonte e endereço relativo ao PC com deslocamento

13) A instrução div \$2, \$1, \$3 pode ser decomposta

✓ a) div \$1, \$3 seguida de mflo \$2

b) " " "

14. A instrução virtual "ble \$t8, \$t9, target"

d) slt

15) Os endereços mínimo e máximo para os quais uma instrução de salto incondicional da MIPS presente no endereço $0xC843F0EC$, pode saltar,

✓ c) $0xC0000000$ e $0xFFFFFFFFC$

16) No MIPS a instrução "lw \$t9, 0x0004(\$s0) acessa a memória usando:

a) Endereçamento

17) $\$5 = 0xFFFFFFFF7$ e $\$4 = 0x00000004$. O valor armazenado nos registros HI e LO após a execução de `div $5, $4` é

a) $HI = 0xFFFFFFFF$

$LO = 0x00000004$

b) $HI = 0x00000001$

$LO = 0xFFFFFFFFB$

c) $HI = 0x00000001$

$LO = 0xFFFFFFFFC$

✓ d) $HI = 0xFFFFFFFF$

$LO = 0xFFFFFFFFC$

18) Na convenção adotada pela arquitetura MIPS, a realização de uma operação de pop do valor do registro $\$ra$ é realizada pela seguinte sequência de instruções.

a) `sub $sp, $sp, 4`

`lw $ra, 0($sp)`

✓ b) `lw $ra, 0($sp)`

`addu $sp, $sp, 4`

19) No MIPS, o formato de codificação 'I' inclui o campo imediato de 16 bits que permite codificar

a) Uma quantidade no intervalo $[-2^{15}, 2^{16}-1]$ nas instruções "andi" e "ori"

b) Um offset de endereçamento no intervalo $[-2^{15}, 2^{15}-1]$ bytes nas instruções "beq"

✓ c) Uma quantidade na gama $[0, 2^{16}-1]$ nas instruções "andi" e "ori"

d) Um offset de endereçamento no intervalo $[0, 2^{16}-1]$ bytes para instruções "lw" e "sw"

20) Numa implementação single-cycle do MIPS semelhante às aulas:

✓ a) Na transição ativa do relógio conclui-se a execução de uma instrução e tem início a execução da instrução seguinte

b) Existem memórias

21) Os processadores da arquitetura hipotética Geringonha possuem 8 bits internos e todas as instruções são codificadas com 28 bits. No formato existe 5 campos: 1 opcode, 3 registros e 1 para valores constantes imediatos em complemento para 2 na gama $[-4096$ a $+4095]$. Quantas instruções distintas podem, no máximo, ser implementadas nesta arquitetura?

a) 128 instruções

✓ b) 64 "

c) 32 "

d) 16 "

22) O trecho de código que permite atribuir o valor 0xFF à variável "i" indiretamente através do ponteiro "p" é

✓ c)

```
int i  
int *p  
  
p = &i;  
*p = 0xFF;
```

23) O menor período de relógio de uma implementação single cycle da arquitetura MIPS

✓ a) É limitado inferiormente pelo maior dos atrasos cumulativos dos elementos operativos envolvidos na execução das instruções suportadas pelo datapath

b) É limitado inferiormente pelo maior dos tempos de atraso dos elementos operativos memória de código, memória de dados, ALU e register file

c) Varia em função da instrução a ser executada

d) É limitado superiormente pelo menor dos tempos dos atrasos...

24) Na arquitetura single cycle:

a) A unidade de controle é uma maq. de estados

b) Com exceção da ALU e somadores todos os outros elementos funcionais requerem sinal de relógio

✓ d) A unidade de controle é um bloco lógico combinatório apesar do CPU ser uma maq. de estados síncrona

25) Na implementação single-cycle

26) Considere uma instrução de salto condicional residente no endereço $0x0040000C$, cujo código máq é $0x10AC03FC$. O endereço-alvo desta instrução é:

✓ a) $0x00401000$

b) $0x10AC0408$

c) $0x10AC010C$

d) $0x00400100$

PC+4: $0x00400010$

$03FC \Rightarrow 000003FC$
SL2 ↓

$00000FF0$

+ 00400010

$00401000C$

Reg